DIALOG(R) File 352: Derwent WPI
(c) 2003 Thomson Derwent. All rts. reserv.

XRPX Acc No: NO3-470723

Organic light emitting diode display device has two circuits to select one of several current values to obtain combined signal current, based on digital data for each signal and to store signal current for each line

Patent Assignee: MATSUSHITA DENKI SANGYO KK (MATU)
Number of Countries: 001 Number of Patents: 001

Patent Family:

JP 2003150112 A

Patent No Kind Date Applicat No Kind Date Week
JP 2003150112 A 20030523 JP 2001348418 A 20011114 200356 B

Priority Applications (No Type Date): JP 2001348418 A 20011114 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes

21 G09G-003/30

Abstract (Basic): JP 2003150112 A

NOVELTY - Two circuits respectively selects one of several constant current levels to obtain a combined signal current, based on the digital data for each signal line and stores the signal current for each signal line.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for an organic light emitting diode display device drive method.

USE - Active matrix type OLED display device.

ADVANTAGE — Enhances mechanical reliability by reducing the number of nodes with an external circuit. Reduces weight of entire panel by reducing frame area. Stabilizes signal current to increase display quality without streaks and unevenness. Increases yield of panel.

DESCRIPTION OF DRAWING(S) - The figure shows the block diagram of a signal current generator circuit. (Drawing includes non-English language text).

pp: 21 DwgNo 1/26

Title Terms: ORGANIC; LIGHT; EMIT; DIODE; DISPLAY; DEVICE; TWO; CIRCUIT; SELECT; ONE; CURRENT; VALUE; OBTAIN; COMBINATION; SIGNAL; CURRENT; BASED;

DIGITAL; DATA; SIGNAL; STORAGE; SIGNAL; CURRENT; LINE

Derwent Class: P85; T04; U12

International Patent Class (Main): G09G-003/30

International Patent Class (Additional): G09G-003/20; H05B-033/14

File Segment: EPI; EngPI

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2003-150112

(P2003-150112A) (43)公開日 平成15年5月23日(2003.5.23)


(51) Int. Cl.	7	識別記号		FΙ					テーマコ	- } .	(参考)
G09G	3/30			G09G	3/30		•	J	3K007		
	3/20	621	•		3/20		621	M	5C080		•
		623					623	R			
		624	•				624	• В			
		641					641	D			
			審査請求	未請求	請求	項の数27	OL	(全21	頁) 最	終頁に	こ続く
(21)出願番	号	特願2001-348418(P200	1 – 348418)	(71) 出	順人	00000582		式会社			
(22) 出願日		平成13年11月14日(2001.	大阪府門真市大字門真1006番地 (72)発明者 太田 益幸 大阪府門真市大字門真1006番地 松下電器							· ## 00	
						大阪府門 産業株式			000番地	松下	電器
				(74) ft	理人	10009744	15			•	
						弁理士	岩橋	文雄	(外2名)		
,	,			Fター	-ム(参	考) 3K0(7 AB02	ABO5 A	AB17 AB18	BAO	6
							BB07	DB03 E	EB00 GA04		•
		•				5C08	80 - AAO 6	BB05 I	DO5 EE28	FF1	1 .
							GG12	JJ02 J	J03 JJ04	1100	6

(54) 【発明の名称】 OLED表示装置およびその駆動方法

(57)【要約】

【課題】 ポリシリコントランジスタを用いて、電流出力の信号発生回路が、画素と同一の基板上に形成されると共に、スジやムラの少ない良好な表示性能を有する、高表示品質、小型、軽量、高生産性のOLED表示装置を得る。

【解決手段】 映像信号を示すデジタルデータに従い、 複数の定電流値の少なくとも一つを選択し足し合わて信 号電流を得る第1の回路と、前記信号電流を前記信号線 毎に順次記憶する第2の回路とを有するようにする。



【特許請求の範囲】

映像に対応した電流信号を前記単位画素 【請求項1】 に伝達する信号線を備え、OLED素子からなる表示装 置において、前記信号線毎に、映像信号を示すデジタル データに従い、複数の定電流値の少なくとも一つを選択 し足し合わて信号電流を得る第1の回路と、前記信号電 流を前記信号線毎に順次記憶する第2の回路とを有する ことを特徴とするOLED表示装置。

【請求項2】 映像に対応した電流信号を前記単位画素 に伝達する信号線を備え、OLED素子からなる表示装 10 置において、複数の定電流源からの複数の定電流値を、 前記信号線毎に順次記憶する第1の回路と、映像信号を 示すデジタルデータに従い、前記複数の定電流値の少な くとも一つを選択し足し合わせる第2回路とを有するこ とを特徴とするOLED表示装置。

【請求項3】 映像に対応した電流信号を前記単位画素 に伝達する信号線を備え、OLED素子からなる表示装 置において、複数の定電流源からの複数の定電流値を、 映像信号を示すデジタルデータに従い、前記複数の定電 流値の少なくとも一つを選択し足し合わせる第1の回路 20 と、足し合わせた電流値を信号毎に順次記憶する第2の 回路とを有することを特徴とするOLED表示装置。

【請求項4】 信号電流発生回路を有するOLED素子 からなる表示装置において、前記信号電流発生回路は、 少なくとも信号ライン毎の電流記憶回路に、定電流を定 期的に記憶させるためのタイミングパルス発生回路と、 映像信号を表すデジタルデータを、1画素毎に送られて くるシリアルデータから、パラレルデータに変換するた めの変換回路と、前記定電流記憶回路の出力を前記パラ レルデータによって選択し、そのデータに応じた電流に 30 変換する電流出力DA変換回路と、からなることを特徴 とするOLED表示装置。

【請求項5】 信号電流発生回路を有するOLED素子 からなる表示装置において、前記信号電流発生回路は、 少なくとも信号ライン毎の電流記憶回路と、前記電流記 憶回路に所定電流を記憶させるためのタイミングパルス 発生回路と、映像信号を表すデジタルデータを、1 画素 毎に送られてくるシリアルデータから、パラレルデータ に変換するための変換回路と、前記パラレルデータの値 に応じた電流に変換し、前記電流記憶回路に記憶する電 40 流出力DA変換回路と、からなることを特徴とするOL ED表示装置。

【請求項6】 信号電流発生回路を有するOLED素子 からなる表示装置において、前記信号電流発生回路は、 信号ライン毎に複数の定電流記憶回路と、前記定電流記 憶回路に定電流を定期的に記憶させるためのタイミング パルス発生回路と、映像信号を表すデジタルデータを、 1 画素毎に送られてくるシリアルデータからパラレルデ ータに変換するための変換回路と、前記定電流記憶回路 の出力を前記パラレルデータによって選択し、そのデー 50 被制御端子に駆動信号を与える導通路形成する第3のス

タに応じた電流に変換する電流出力DA変換回路と、前 記電流を、1水平期間保持し、1走査線毎に、信号ライ ンに一括出力するための出力回路と、からなることを特 徴とするOLED表示装置。

【請求項7】 信号電流発生回路を有するOLED素子 からなる表示装置において、前記信号電流発生回路は、 信号ライン毎の電流記憶回路と、前記電流記憶回路に所 定電流を記憶させるためのタイミングパルス発生回路 と、映像信号を表すデジタルデータを、1画素毎に送ら れてくるシリアルデータから、パラレルデータに変換す るための変換回路と、前記パラレルデータの値に応じた 電流に変換し、前記電流記憶回路に記憶する電流出力D A変換回路と、前記電流を、1水平期間保持し、1走査 線毎に、信号ラインに一括出力するための出力回路と、 からなることを特徴とするOLED表示装置。

【請求項8】 前記第1の回路には、第1のスイッチン グ素子と、前記第1のスイッチング素子の一方の被制御 端子と制御端子とを接続する第2のトランジスタ素子 と、前記第1のスイッチング素子の他方の被制御端子に 接続された第3のスイッチング素子と、を有することを 特徴とする、請求項1、2または3のいずれかに記載の OLED表示装置。

前記電流記憶回路には、第1のスイッチ 【請求項9】 ング素子と、前記第1のスイッチング素子の一方の被制 御端子と制御端子とを接続する第2のトランジスタ素子 と、前記第1のスイッチング素子の他方の被制御端子に 接続された第3のスイッチング素子と、を有することを 特徴とする、請求項4から7のいずれかに記載のOLE D表示装置。

前記第1の回路には、第1のスイッチ 【請求項10】 ング素子と、選択信号により能動状態となり、前記第1 のスイッチング素子の一方の被制御端子と制御端子とを 接続する第2のトランジスタ素子と、選択信号により能 動状態になり、前記第1のスイッチング素子の他方の被 制御端子に駆動信号を与える導通路形成する第3のスイ ッチング素子と、を有し、選択時に前記第1のスイッチ ング素子と前記第2のスイッチング素子とでセルフバイ アス回路を形成し、かつこの第1のスイッチング素子の 駆動電流に対応した駆動信号を与え、非選択時には、こ れを前記第1のスイッチング素子の特性に応じた前記第 1のスイッチング素子の動作電圧として保持して、選択 時に前記第1のスイッチング素子を流れた電流を記憶す る手段を有することを特徴とする、請求項1、2または 3のいずれかに記載のOLED表示装置。

【請求項11】 前記電流記憶回路には、第1のスイッ チング素子と、選択信号により能動状態となり、前記第 1のスイッチング素子の一方の被制御端子と制御端子と を接続する第2のトランジスタ素子と、選択信号により 能動状態になり、前記第1のスイッチング素子の他方の イッチング素子とを有し、選択時に前記第1のスイッチ ング素子と前記第2のスイッチング素子とでセルフパイ アス回路を形成し、かつこの第1のスイッチング素子の 駆動電流に対応した駆動信号を与え、非選択時には、こ れを前記第1のスイッチング素子の特性に応じた前記第 1のスイッチング素子の動作電圧として保持して、選択 時に前記第1のスイッチング素子を流れた電流を記憶す る手段を有することを特徴とする、請求項4から7のい ずれかに記載のOLED表示装置。

【請求項12】 前記タイミングパルス発生回路の中に 10 構成されるシフトレジスタ回路と、シリアルデータをパ ラレルデータに変換するための変換回路の中に構成され るシフトレジスタ回路は、同一であることを特徴とす る、請求項4から7のいずれかに記載のOLED表示装 置.

【請求項13】 前記1の回路および第2の回路は、表 示領域を構成する画素群と同一の基板上に形成されるこ とを特徴とする、請求項1、2、3、8または10のい ずれかに記載のOLED表示装置。

【請求項14】 前記信号電流発生回路は、表示領域を 20 構成する画素群と同一の基板上に形成されることを特徴 とする、請求項4、5、6、7、9、11または12の いずれかに記載のOLED表示装置。

【請求項15】 階調電流発生回路は、表示領域を構成 する画素群と同一の基板上に形成されることを特徴とす る、請求項13または14のいずれかに記載のOLED 表示装置。

【請求項16】 前記1の回路および第2の回路は、ポ リシリコンを用いた薄膜トランジスタ素子からなること を特徴とする、請求項1、2、3、8、10または13 30 のいずれかに記載のOLED表示装置。

【請求項17】 前記信号電流発生回路は、ポリシリコ ンを用いた薄膜トランジスタ素子からなることを特徴と する、請求項4、5、6、7、9、11、12または1 4のいずれかに記載のOLED表示装置。

【請求項18】 前記階調電流発生回路は、ポリシリコ ンを用いた薄膜トランジスタ素子からなることを特徴と する、請求項15に記載のOLED表示装置。

【請求項19】 前記画素群には、少なくとも一つのト ランジスタ素子が構成させることを特徴とする、請求項 40 が、トランジスタの被制御端子間に流れるという回路で 13、14または15のいずれかに記載のOLED表示 装置。

【請求項20】 前記基板上には、垂直走査回路が構成 されることを特徴とする、請求項13から20のいずれ かに記載のOLED表示装置。

【請求項21】 請求項1から20のいずれかに記載の OLED表示装置を用いることを特徴とする携帯端末用 のディスプレイ。

【請求項22】 請求項1から20のいずれかに記載の アクティブマトリックス型OLED表示装置を用いるこ 50 のドライバICは、信号線と接続するための端子が必要

とを特徴とする大型テレビ。

【請求項23】 請求項1から20のいずれかに記載の アクティブマトリックス型OLED表示装置を用いるこ とを特徴とする高精細モニタ。

【請求項24】 映像に対応した電流信号を前記単位画 素に伝達する信号線を備え、OLED素子からなる表示 装置において、前記電流信号は、複数の定電流源からの 複数の定電流値を、前記信号線毎に順次記憶し、映像信 号を示すデジタルデータに従い、前記複数の定電流値の 少なくとも一つを選択し足し合わせることにより得るこ とを特徴とするOLED表示装置の駆動方法。

【請求項25】 前記複数の定電流値は、1水平期間毎 に記憶されることを特徴とする、請求項24に記載のO LED表示装置の駆動方法。

【請求項26】 前記複数の定電流値は、1垂直期間毎 に記憶されることを特徴とする、請求項24に記載の〇 LED表示装置の駆動方法。

【請求項27】 映像に対応した電流信号を前記単位画 素に伝達する信号線を備え、OLED素子からなる表示 装置において、前記電流信号は、複数の定電流源からの 複数の定電流値を、映像信号を示すデジタルデータに従 い、前記複数の定電流値を少なくとも一つを選択し足し 合わせた電流値を、信号毎に順次記憶することにより得 ることを特徴とするOLED表示装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、映像信号を電流信 号として駆動するOLED表示装置に関する。(OLE Dは、オーガニック・ライティング・エミッション・ダ イオードの略称である。)

[0002]

【従来の技術】映像信号を電流信号として駆動する従来 のOLED表示装置は、信号電流をつくるための電圧電 流変換回路として、オペアンプとその出力にトランジス 夕の制御端子を接続した回路が用いられていた。この回 路はオペアンプの一方の入力部に所定の電圧を印加する と、オペアンプのパーチャルショートにより、トランジ スタの被制御端子の一方に接続された抵抗素子にその電 圧が印加されるので、その電圧を抵抗で除した値の電流

【0003】この回路は、極めて正確な電流値を出力す ることができるが、オペアンプ回路を必要とするため、 モノリシックICのような単結晶シリコントランジスタ 素子でしか実現することができない回路であり、OLE D表示装置の信号回路としては、外付けのドライパIC として用いられている。

[0004]

【発明が解決しようとする課題】しかしながら、外付け

であるため、パネル端子部との接続点が多く、機械的な信頼性に問題が生じ易く、より高精細になり、信号線のピッチが狭くなると、信号線とドライパICの接続が困難になるという問題がある。また、端子の腐食がおこり、接続の信頼性が劣化しやすいという問題もある。更にオペアンプ回路を大量に構成したドライバICは、面積も大きく、それに従いより高価になるという問題もあり、また、パネルの周辺の額縁領域をが大きくなり、パネル全体の小型化、軽量化が難しい。

[0005]近年、液晶ディスプレイでは、低温ポリシ 10 リコンを用いて、ドライバ回路を画素と同一の基板上に内蔵することもできるようになったが、低温ポリシリコンTFT (薄膜トランジスタ)の特性バラツキでは、オペアンプ等のバラツキに厳しい回路を構成することは極めて困難であるため、液晶ディスプレイでは、離散的な階調電圧を、スイッチで選択して出力するだけの回路、所謂マルチプレクス回路を個々の信号線に構成している。しかしながら、液晶素子のように電流で駆動する場合、型流を多数のマルチプレクス回路で同時に選択すると、電流が分割されてしまい、所定の電流値が各々の信号線に流れない。そこで、電圧信号を個々の信号線で電流に変換し、所定の電流信号を得るが、この電圧から電流への変換はアナログ回路を用いなければならない。

【0006】この電圧電流変換回路は、単結晶で形成されたトランジスタであれば、電流-電圧 (I-V) 特性がきわめて均一であるため、個々の信号線毎に、安定した信号電流値に変換することができるが、安価なガラス基板に形成することのできる低温多結晶トランジスタ

(以下、低温ポリシリコンTFTとも表す)では、その 30 しきい値やモビリティなどの特性ばらつきが極めて大きいため、同じ電圧値を加えても、信号線毎に、出力される電流値が大きくばらつき、結果的にスジ状の強いムラが生じるという問題がある。

【0007】本発明は上記従来の問題点を解決し、OLEDを駆動するための信号電流を発生する回路を、画素と同一の基板上に内蔵することができ、高い生産性および信頼性を有し、かつ、スジムラ等の表示品位の劣化がない高い表示性能を得られるOLED表示装置およびその駆動方法を提供することを目的とする。

[0008]

【課題を解決するための手段】この目的を達成するために本発明のアクティブマトリクス型OLED表示装置およびその駆動方法は、以下の構成および方法を有している。

【0009】第1の構成として、映像に対応した電流信号を前記単位画素に伝達する信号線を備え、OLED素子からなる表示装置において、複数の定電流源からの複数の定電流値を、前記信号線毎に順次記憶する第1の回路と、映像信号を示すデジタルデータに従い、前記複数50

の定電流値を少なくとも一つを選択し足し合わせる第2回路とを有することを特徴とするOLED表示装置を提供する。

【0010】第2の構成として、映像に対応した電流信号を前記単位画素に伝達する信号線を備え、OLED素子からなる表示装置において、複数の定電流源からの複数の定電流値を、映像信号を示すデジタルデータに従い、前記複数の定電流値を少なくとも一つを選択し足し合わせる第2の回路と、足し合わせた電流値を信号毎に順次記憶する第1の回路とを有することを特徴とするOLED表示装置を提供する。

【0011】第3の構成として、前記第1の回路には、第1のスイッチング素子と、第1のスイッチング素子の一方の被制御端子と制御端子とを接続する第2のトランジスタ素子と、第1のスイッチング素子の他方の被制御端子に接続された第3のスイッチング素子とを有することを特徴とするOLED表示装置を提供する。

【0012】第4の構成として、前記第1の回路には、第1のスイッチング素子と、選択信号により能動状態となり、第1のスイッチング素子の一方の被制御端子と制御端子とを接続する第2のトランジスタ素子と、選択信号により能動状態になり、第1のスイッチング素子の他方の被制御端子に駆動信号を与える導通路形成する第3のスイッチング素子と前記第2のスイッチング素子と前記第2のスイッチング素子とでセルフパイアス回路を形成し、かつこの第1のスイッチング素子の駆動電流に対応した駆動信号を与え、非選択時には、これを第1のスイッチング素子の特性に応じた第1のスイッチング素子の動作電圧として保持して、選択時に第1のスイッチング素子を流れた電流を記憶する手段を有することを特徴とするOLED表示装置を提供する。

【0013】第5の構成として、前記1の回路および第2の回路は、ポリシリコンを用いた薄膜トランジスタ素子からなることを特徴とするOLED表示装置を提供する

【0014】第6の構成として、前記1の回路および第 2の回路は、表示領域を構成する画素群と同一の基板上 に形成されることを特徴とするOLED表示装置を提供 40 する。

【0015】第7の構成として、前記画素群には、少なくとも一つのトランジスタ素子が構成させることを特徴とするOLED表示装置を提供する。

【0016】第8の構成として、前記基板上には、垂直 走査回路が構成されることを特徴とするOLED表示装 置を提供する。

[0017] 第9の構成として、第1から8の構成のO LED表示装置を用いることを特徴とする携帯端末用の ディスプレイを提供する。

【0018】第10の構成として、第1から8の構成ア

クティブマトリックス型OLED表示装置を用いること を特徴とする大型テレビを提供する。

【0019】第11の構成として、第1から8の構成アクティブマトリックス型OLED表示装置を用いることを特徴とする高精細モニタを提供する。

【0020】第1の手段として、映像に対応した電流信号を前記単位画素に伝達する信号線を備え、OLED素子からなる表示装置において、前記電流信号は、複数の定電流源からの複数の定電流値を、前記信号線毎に順次記憶し、映像信号を示すデジタルデータに従い、前記複 10数の定電流値を少なくとも一つを選択し足し合わせることにより得ることを特徴とするOLED表示装置の駆動方法を提供する。

【0021】第2の手段として、前記複数の定電流値は、1水平期間毎に記憶されることを特徴とする型OLED表示装置の駆動方法を提供する。

【0022】第3の手段として、前記複数の定電流値は、1垂直期間毎に記憶されることを特徴とするOLE D表示装置の駆動方法を提供する。

【0023】第4の手段として、映像に対応した電流信 20号を前記単位画素に伝達する信号線を備え、OLED素子からなる表示装置において、前記電流信号は、複数の定電流源からの複数の定電流値を、映像信号を示すデジタルデータに従い、前記複数の定電流値を少なくとも一つを選択し足し合わせた電流値を、信号毎に順次記憶することにより得ることを特徴とするOLED表示装置の駆動方法を提供する。

[0024]

【発明の実施の形態】 (発明の実施の形態1) 図1に、本発明の信号電流発生回路の回路構成のプロック図を、図6にOLED表示装置の全体の回路構成を示すプロック図を、図7に図6のsdriver部のプロック図、図8に図7の単位セル(4列分)のプロック図、図9にライン毎電流源リフレッシュタイミングパルス発生回路の駆動波形のタイミングチャートを示す。

【0025】本発明の信号電流発生回路は、電流出力DA変換回路の中の信号ライン毎の定電流記憶回路に、定電流を定期的に記憶させるためのリフレッシュタイミングパルス発生回路と、映像信号を表すデジタルデータを、1画素毎に送られてくるシリアルデータから、1走査ライン毎に一括出力するためパラレルデータに変換するための変換回路と、そのパラレルデータから、そのデータの値に応じた電流に変換し、その電流を、1走査線毎に、信号ラインに一括出力するための回路との、大きく3つの構成からなる。

【0026】一つ目の構成は、シフトレジスタからなり、スタートパルスSTP1の入力で、クロック1CL1毎にパルスの位相がシフトし、信号ラインごとに1クロックずれたパルスが、1水平期間内に順次出力され

る。このパルスは、三つ目の構成の電流出力DA変換回 路の中の定電流記憶回路の記憶電流を、1水平期間ごと に、リフレッシュするためのパルスである。具体的な回 路構成の1実施例を図10に示す。この回路は、ハーフ ラッチ回路で構成されたシフトレジスタの自段と前段の 出力(左右反転の場合は後段の出力)のOR(出力がL oアクティブの場合、Hiアクティブの場合はAND) をとり、1ラインごとにLoアクティブ(後述の電流記 憶回路によってHiアクティブでも良い)のシフトパル スRFTM1~mを発生する。この1つ目の構成の回路 は、従来の信号電流または信号電圧発生回路には不必要 であり、本発明にのみ必要な新規な構成要素である。 【0027】本実施の形態では、クロックCL1は映像 信号のラッチクロック(ドットクロック)と同一にした が、図26に示すように、ゲートパルスの発生クロック と同一にしてもよい。本実施の形態では、1水平期間毎 に定電流が記憶されるが、その場合は1垂直期間毎にな

る。これにより、電流記憶回路の書込み期間が大幅に広

がり、より安定した定電流回路となる。 【0028】二つ目の構成は、従来のデジタル信号に対 応したの信号電流または信号電圧発生回路に、主に用い られている構成であり、2段のラッチ構成からなり、 n ビットのシリアルデータをシフトレジスタにより発生さ せたラッチパルスSROUT1からmの立上りにより、 1信号ラインごとに、シリアルデータをラッチ回路1に 順次記憶させ、1水平期間中のデータ帰線期間中に、ラ ッチパルスLP1により、1走査ライン分のデータRD 11からBDnmをラッチ回路2に一括記憶し、1水平 期間だけ保持する回路である。この回路で用いるシフト 30 レジスタの構成は図10のリフレッシュタイミングパル スRFTM1からmを発生するOR回路を除いた部分 (ハーフラッチ回路および左右反転選択) をカスケード に接続する構成であり、ラッチ回路1はハーフラッチを ビット数だけパラレルに並べたもので、シフトレジスタ の出力SROUT1からmのタイミングでそれぞれ記憶 し、ラッチ回路2もハーフラッチをビット数だけパラレ ルに並べたもので、ラッチパルスLP1のタイミングで デジタルデータを記憶する回路である。

【0029】また、図23、24に示すように2段目の 40 ラッチ回路はなくてもよい。これは出力電流保持回路が ラッチ回路2の役割をするためである。

【0030】三つ目の構成は、一つ目の構成から出力されるリフレッシュタイミングパルスRFTM1からmにより、階調電流I0からInを、1信号ラインごとにそれぞれ記憶する回路を備え、二つ目の構成から出力されるnピットのパラレルデータにより、記憶した階調電流I0からInの選択/非選択を決定し、それらを出力を接続することにより、電流を足し合わせる。電流出力DA変換部の具体的構成(4ピットデータの場合)を図1501に示す。それぞれの位のデータ毎にカレントコピー回

路が並列に構成される。カレントコピー回路の具体的構 成を図12に示す。

【0031】ここで、カレントコピー回路とは、第1の スイッチング素子と、選択信号により能動状態となり、 第1のスイッチング素子の一方の被制御端子と制御端子 とを接続する第2のトランジスタ素子と、選択信号によ り能動状態になり、第1のスイッチング素子の他方の被 制御端子に駆動信号を与える導通路形成する第3のスイ ッチング素子とを有し、選択時に前記第1のスイッチン ス回路を形成し、かつこの第1のスイッチング素子の駆 動電流に対応した駆動信号を与え、非選択時には、これ を第1のスイッチング素子の特性に応じた第1のスイッ チング素子の動作電圧として保持して、選択時に第1の スイッチング素子を流れた電流を記憶し、非選択時に、 第4のトランジスタ素子を開いて、記憶した電流を出力 する回路のことをいう。

【0032】各カレントコピー回路は、それぞれの位に 相当する階調電流 I O から I 3をRFTMがアクティブ になった時に、それぞれの階調電流を記憶し、非アクテ 20 ィブの期間、電流値を保持する。この回路が各信号線毎 に備えられているため、信号線毎に階調電流を発生する 定電流源を有することができる。このカレントコピー回 路は、デジタルデータD0から4の信号に従い、電流を 出力するがどうかが選択され、出力される場合は、それ らが出力の接続点で、足し合わせることにより、デジタ ルデータの値に応じた信号電流値を出力することができ

【0033】この電流を出力電流保持回路により、1水 平期間の間、保持する。図13に出力電流保持回路の具 30 Aに、ゲートは第2の走査線GL2に接続され、MCH 体的構成を示す。この回路にもカレントコピー回路を用 い、信号電流値を、出力電流書込みパルスLP2のタイ ミングにより、記憶、1水平期間保持する。このとき、 DA変換部のカレントコピー回路とは、入力電流の向き が逆になるため、図12が、Pチャンネルのトランジス タのカレントコピー回路であるが、この回路では、Nチ ャンネルのトランジスタのカレントコピー回路である。 この三つ目の構成の特長は、カレントコピー回路を用い ているため、信号ラインごとに形成されるトランジスタ 素子の特性がばらついても、カレントコピー回路のセル 40 点の変化を示す。尚、以下で、開くタイミングとは、ト フパイアス機能により、基本の入力部の階調電流値を、 そのまま写しとることができ、それにより、安定した階 調電流源を構成できることであり、本発明の新規な構成 であり、主な特長である。

【0034】これにより、デジタルデータに応じた信号 線毎に均一な信号電流値が各信号ラインに供給される。

【0035】本発明の構成は、特に特性パラツキの大き い低温ポリシリコンを用いた回路に効果があり、この回 路を、低温ポリシリコンを用いて、例えばガラス基板上 に、画素と同じ基板上に構成することにより、信号電流 50

発生回路を内蔵した高表示品質のOLED表示装置を構 成することができる。

【0036】次に画素の回路構成を示す。図16に本実 施例の画素の回路図を示す。本実施例では、画素にも力 レントコピー回路を用いる。単位画素は最低4つからな る複数のトランジスタならびにOLED素子により形成 され、第1の走査線GL1をアクティブとすることによ り、第1のトランジスタMDRのゲートとドレイン間を 短絡するように第2のトランジスタMSHが開くと共 グ素子と前記第2のスイッチング素子とでセルフパイア 10 に、第2の走査線GL2をアクティブとすることにより 第1のトランジスタMDRおよび第3のトランジスタM WRを通して、映像信号に対応した値の電流を流し、第 1のトランジスタMDRのゲートとソース間に接続され たコンデンサCSに、信号電流を流すように第1のトラ ンジスタMDRのゲート電圧を記憶した後に、第1の走 査線GL1を非アクティブにし、第2のトランジスタM SHをオフ状態にした後、第2の走査線GL2を非アク ティブにし、第3のトランジスタMWRをオフ状態に し、その後、第3の走査線GL3をアクティブとして、 前記電流を第4のトランジスタMCHならびにOLED 素子に流すように画素回路を構成する。

> 【0037】この回路は1画素内に4つのトランジスタ を有しており、第1のトランジスタMDRのソースは電 源線(電圧源)に、MDRのゲートは第2のトランジス タMSHのソースに接続されており、第2のトランジス タMSHのゲートは第1の走査線GL1に、MSHのド レインはMDRのドレイン、第3のトランジスタMWR のソースおよび第4のトランジスタMCHのソースに接 続されている。また、MWRのドレインは信号線DAT のゲートは第3の走査線GL3に、ドレインはOLED のアノード電極に接続されている。

> 【0038】以下、カレントコピー回路の手段ならびに 作用を画素回路のカレントコピー回路を例に説明する。 【0039】図17に本発明の画素の駆動方法(タイミ ングチャート)、図18には、本発明の画素の各タイミ ングでの等価回路図、図19は従来の画素の第2のタイ ミング (t1~t2) での画素の等価回路、図20に本 発明および従来の画素の駆動トランジスタMDRの動作 ランジスタが導通状態(オン状態)になることを示し、 閉じるタイミングとはトランジスタが非導通状態(オフ 状態)になることを示す。

> 【0040】本発明の駆動回路は3つのタイミングによ り制御される。第一の期間は必要な電流値を記憶させる タイミング(~tl)である。このタイミングでMWR ならびにMSHが開くことにより、等価回路として図3 Aとなる。ここで、MDRはゲートとドレインが接続さ れた状態とされたダイオード接続状態になり、これによ り、このMDRとMWRを通じて、信号線から映像信号

に対応した所定の電流 I S I Gが流れる。この時、MS Hにも電流 I 2が流れ、MDRのゲート電圧が、I 1 = I S I Gを流すようなゲート電圧V1に達するまで流れ、V1に達したら電流 I 2 は流れなくなる。

11

【0041】第二のタイミングは、MSHを閉じるタイ ミング (t1~t2) である。そのときの等価回路は図 18Bとなる。これにより、電流ISIGは、MWRに 流れたまま、MDRのゲート電圧は、V1を保ったま ま、電圧源および電流源から切り離される。第3のタイ ミング (t2~) は、MWRを閉じ、MCHを開くタイ 10 ミングである。そのときの等価回路は図18Cとなる。 このとき、MCHが開くタイミングとMWRが閉じるタ イミングは、どちらが早くてもどちらが遅くてもかまわ ない。必要なのは、MCHが開くタイミングとMWRが 閉じるタイミングが、MSHを閉じるタイミングよりも 後することである。これにより、MDRに記憶された電 流値ISIGは、MCHを介してOLEDに流れ込む。 MDRの動作点は図21のV2に移動するが、MDRの トランジスタは、飽和領域で動作するため、切り替え前 後のMDRの電流値は基本的には変わらず、映像信号に 20 対応した所定の電流ISIG '(≒ISIG) がOLE Dに流れる。

【0042】一方、信号電流発生回路部では、走査線GL1とGL2が共通であるため、MSHとMWRの走査波形は同一になる。このとき、必ず、MSHのソース電位またはドレイン電極の電位が、MWRのソース電位またはドレイン電位よりも、MDRのしきい値分(pチャネルの場合、-Vth分)だけ低くなるので、同じゲート電圧で動作させれば、MWRの方が、MSHよりも先に閉じてしまう。そうすると、MDRのゲート電圧・電源に接続されている自分自身のプログラムされた電流により電源電位に向かって、MSHが完全に閉じるまでの間、再充電されるが、信号電流発生回路内は、高周により電源電されるが、信号電流発生回路内は、高周によりで動作しているため、この再充電はほとんど起こまで動作しているため、この再充電はほとんど起こまで、計御線を低減する目的で共通にしている。まで線GL3もCMOS構成を用いることにより、走査線GL1と共通にしている。

【0043】また、本実施例では、垂直走査回路(ゲート回路)も同一の基板上に形成している。垂直走査回路は、シフトレジスタの1つの出力から3つの異なるパル 40 ス幅と位相を有する走査波形を発生させる回路として、ポリシリコンを用いてガラス基板上に形成した。一つのシフトレジスタの出力INBを3つのNOR回路の一方に入力し、他方に3本の制御線OEVA、OEVB、OEVCで制御することにより、異なるパルス幅と位相をもつ3仕様の垂直走査波形φ1からφ3を発生することができる。

【0044】更に、本実施の形態では、垂直走査期間の一部の期間において、映像信号に対応した電流を遮断し、信号線を一定の電位にするための充電回路(以下、

プリチャージ回路と称する)を、ポリシリコンを用いて ガラス基板上に形成した。

【0045】これにより、電流書き込み方式の本実施の 形態の画素回路で問題となる黒レベルの浮きまたは尾引 きを改善でき、コントラスト比の向上が図れた。

【0046】ここで、作製するトランジスタは、4つとも同じPチャネル型またはNチャネル型のトランジスタであっても良いが、先述したように、違う型のトランジスタを用いることによって制御線を低減できる。また、本実施の形態では、トランジスタは、低温ポリシリコンの薄膜トランジスタ(TFTとも称する)を用いたが、トランジスタは、低温ポリシリコンの薄膜トランジスタに限ったものでなく、特性バラツキの大きいトランジスタ索子、バルクCMOS、連続粒界シリコン(CGS)石英基板上に作成する高温ポリシリコンのトランジスタを用いる場合に効果がある。

[0047] また、トランジスタの断面構造は、本実施の形態では、トップゲートのプレーナー型のTFTを用いたが、ボトムゲートでも良く、また、スタガー型でも、逆スタガー型でも良い。更に、セルフアライン方式を用いて不純物領域(ソース、ドレイン)が形成されたものでも、非セルフアライン方式によるものでも良く、これらはすべてに本発明の範疇である。

【0048】図20に本実施の形態の画素の平面構成を示す。基板上には、マトリクス状に配置された画素に電圧および電流を供給するための配線電極群が設けられる。図20中の信号線DATAは、映像信号電流を伝えるための配線であり、走査線GL1~GL3は、画素のトランジスタをアクティブ/非アクティブにするための制御信号を伝えるための配線であり、電源線は、ホール注入電極31(画素電極、アノード)に、アノード電圧を供給するための配線である。それぞれの配線電極は抵抗が低い方が好ましく、その配線電極は、A1、Tiまたは窒化チタン(TiN)、Ta、Mo、Cr、W、Cu、Nd、Zr等のいずれか1種または2種以上を含有する金属を単層または2層以上の積層構造にして使われる。但し、本発明においてはこの材料に限られるものではない。

【0049】また、第1のトランジスタMDRのゲート電圧を保持するコンデンサCSは、隣接する画素間の非表示領域におおむね形成する。低分子のOLEDでフルカラーパネルを作成する場合、OLED層をメタルマスクによるマスク蒸着で形成するため、隣接する画素間の非表示領域の幅は約 $10\sim20\mu$ mになる。この部分は発光に寄与しない部分となるため、保持コンデンサCSをこの領域に形成することは、トランジスタを形成したガラス基板側から光を取り出す方式の場合、開口率向上のために有効な手段となる。OLED素子の構造については、以下に、述べる。

50 【0050】本実施の形態のOLED表示装置の構成例

を図21に示す。本実施の形態では、トランジスタを形成したガラス基板側から光を取り出す方式(以下、下取出しを称する)を用いているので、ホール注入電極31に透明電極であるITOを用いた。

【0051】まず、基板上にトランジスタのアレイを所望の形状に形成する。そして、平坦化膜上の画素電極として透明電極であるITOをスパッタ法で成膜、パターニングする。その後、OLED層、電子注入電極等を積層する。

【0052】図21に示されるOLED表示装置は、ガ 10 ラス基板35上に、薄膜トランジスタTFTのアレイと、絶縁層38を介して、ホール注入電極31となるITO31と有機層22、電子注入電極32とを有するOLED構造体11が積層されている。基板材料としては基板の裏面方向より光が出射される必要があることから、ガラス、石英や樹脂等の透明ないし半透明材料を用いることができる。

[0053] OLED構造体11の下地となるホール注入電極31とTFTの配線電極とを併せた全体の厚さとしては、特に制限はないが、通常100nmから1000nm程度とすればよい。

[0054] TFTの配線電極とOLED構造体11の有機層との間に設けられた絶縁層38は、SiO2等の酸化ケイ素、窒化ケイ素などの無機系材料をスパッタや真空蒸着で成膜したもの、SOG(スピン・オン・グラス)で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁性を有するものであればいずれであってもよいが、より厚く平らな方が良いので、有機膜の方が好ましい。また、絶縁層38は、水分に弱いOLED素子11を守るため、吸湿性の高い有機膜は、外気に触れないような構造にすることが好ましい。

【0055】カラー化の手法としては、本実施の形態では、それぞれ異なるの発光ピーク(R、G、B)を持つ3種類の材料をメタルマスクで塗り分けることによって実現した。また、別の方法として、例えば、白色発光のOLED構造体と、RGBのカラーフィルタとの組み合わせによって得る方法もあり、また、青色発光のOLED構造体から波長変換層により、RGBの三色を得る方法もある。

【0056】次に、本発明のOLED表示装置を構成するOLED構造体11について説明する。本発明のOLED構造体11は、透明電極であるホール注入電極31と、1種以上の有機層22と、電子注入電極32とを有する。有機層は、それぞれ少なくとも1層のホール輸送層および発光層を有し、例えば、電子注入輸送層、発光層、ホール輸送層、ホール注入層を順次有する。なお、ホール輸送層はなくてもよい。本発明のOLED構造体11の有機層は、種々の構成とすることができ、電子注別じ込め、動送層を省略したり、あるいは発光層と一体とした50 善する。

り、ホール注入輸送層と発光層とを混合してもよい。電子注入電極は、蒸着、スパッタ法等、好ましくは蒸着法 で成膜される仕事関数の小さい金属、化合物または合金 で構成される。

【0057】ホール注入電極31としては、ホール注入 電極31側から発光した光を取り出す構造であるため、 例えば、IT〇(錫ドープ酸化インジウム)、IZO (亜鉛ドープ酸化インジウム)、2nO、SnO、、I n,O,の透明性の材料等が挙げられるが、特にITO、 IZOが好ましい。ホール注入電極31の厚さは、ホー ル注入を十分行える一定以上の厚さを有すれば良く、通 常、10~500nm程度とすることが好ましい。ま た、これらの膜は、端部でのカソードとの短絡を防止す るため、透過率特性を損なわない範囲で、薄い方が好ま しい。実際に使用する場合には、ITO等のホール注入 電極31界面での反射による干渉効果が、光取り出し効 率や色純度を十分に満足するように、電極の膜厚や光学 定数を設定すればよい。ホール注入電極31は、蒸着法 等によっても形成できるが、スパッタ法により形成する ことが好ましい。スパッタガスとしては、特に制限する ものではなく、Ar、He、Ne、Kr、Xe等の不活 性ガス、あるいはこれらの混合ガスを用いればよい。

【0058】電子注入電極32は、蒸着、スパッタ法等、好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金で構成される。成膜される電子注入電極の構成材料としては例えば、K、Li、Na、Mg、La、Ce、Ca、Sr、Ba、Al、Ag、In、Sn、Zn、Zr等の金属元素単体、または安定性を向上させるためにそれらを含む2成分、3成分の合金系を用いることが好ましい。合金系としては、例えばAg・Mg(Ag:1at%から20at%)、Al・Li(Li:0.3atから14at%)、In・Mg(Mg:50at%から80at%)、Al・Ca(Ca:5at%から20at%)等が好ましい。

【0059】電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、0.1 nm以上、好ましくは1 nm以上とすればよい。

【0060】ホール注入層は、ホール注入電極31からのホールの注入を容易にする機能を有し、ホール輸送層は、ホールを輸送する機能および電子を妨げる機能を有し、電荷注入層、電荷輸送層とも称される。

[0061] 電子注入輸送層は、発光層に用いる化合物の電子注入輸送機能がさほど高くないときなどに設けられ、電子注入電極からの電子の注入を容易にする機能、電子を輸送する機能およびホールを妨げる機能を有する。

[0062] ホール注入層、ホール輸送層および電子注入輸送層は、発光層へ注入されるホールや電子を増大・閉じ込めさせ、再結合領域を最適化させ、発光効率を改善する。

【0063】なお、電子注入輸送層は、注入機能を持つ 層と輸送機能を持つ層とに別個に設けてもよい。

【0064】発光層の厚さ、ホール注入層とホール輸送 層とを併せた厚さおよび電子注入輸送層の厚さは特に限 定されず、形成方法によっても異なるが、通常、5から 100nm程度とすることが好ましい。

【0065】ホール注入層、ホール輸送層の厚さおよび 電子注入輸送層の厚さは、再結合・発光領域の設計によ るが、発光層の厚さと同程度もしくは1/10倍から1 0倍程度とすればよい。ホール注入層、ホール輸送層の 10 厚さ、および、電子注入層と電子輸送層とを分ける場合 のそれぞれの厚さは、注入層は1 nm以上、輸送層は2 0 nm以上とするのが好ましい。このときの注入層、輸 送層の厚さの上限は、通常、注入層で100nm程度、 輸送層で100mm程度である。このような膜厚につい ては注入輸送層を2層設けるときも同じである。また、 組み合わせる発光層や電子注入輸送層やホール注入輸送 層のキャリア移動度やキャリア密度(イオン化ポテンシ ャル・電子親和力により決まる)を考慮しながら、膜厚 をコントロールすることで、再結合領域・発光領域を自 20 由に設計することが可能であり、発光色の設計や、両電 極の干渉効果による発光輝度・発光スペクトルの制御 や、発光の空間分布の制御を可能にできる。

【0066】本発明のOLED素子の発光層には、発光 機能を有する化合物である蛍光性物質を含有させる。こ の蛍光性物質としては、例えば、特開昭63-2646 92号公報等に開示されているようなトリス(8-キノ リノラト) アルミニウム [A | q 3] 等の金属錯体色 素、特開平6-110569号公報(フェニルアントラ セン誘導体)、同6-114456号公報(テトラアリ 30 ールエテン誘導体)、特開平6-100857号公報、 同特開平2-247278号公報等に開示されているよ うな青緑色発光材料が挙げられる。

【0067】また、ホール注入層・ホール輸送層には、 例えば、特開昭63-295695号公報、特開平2-191694号公報、特開平3-792号公報、特開平 5-234681号公報、特開平5-239455号公 報、特開平5-299174号公報、特開平7-126 225号公報、特開平7-126226号公報、特開平 8-100172号公報、EP0650955A1等に 40 TMを出力できる回路構成とした。 記載されている各種有機化合物を用いることができる。

【0068】ホール注入輸送層、発光層および電子注入 輸送層の形成には、均質な薄膜が形成できることから真 空蒸着法を用いることが好ましい。

【0069】さらに、OLED層に、水分が入らないよ うに封止材40で封止する。本実施の形態では、メタル 薄膜と、有機膜の積層構造を用いるが、シール材を用い てガラスを張り合わせる方法を用いても良い。

【0070】このようにして作製したOLED表示装置 に直流電圧を印加し、10mA/cm¹の一定電流密度

で連続駆動させた。OLED構造体は、5.0V、1 0.0 c d/cm^2 、色座標がx = 0.30, y = 0.33の白色の発光が確認できた。 青色発光部は、輝度10 0 c d/c mⁱで、色座標が x = 0. 129, y = 0. 105、緑色発光部は、輝度200cd/cm'で、色 座標がx=0.340, y=0.625、赤色発光部 は、輝度125cd/cm^{*}で、色座標がx=0.64 9. y=0.338の発光色が得られた。

【0071】以下に本実施の形態の効果を示す。本実施 の形態では、信号側が53ピンの入力信号で、4ピット (4096色) のカラーOLED表示装置を作成するこ とができ、かつ、トランジスタの閾値ばらつきが±1V ある状態で、2%以下の画素毎の表示輝度パラツキを達 成し、スジやムラの発生のない高い表示品質を得ること ができた。また本実施例では、ゲート回路も内蔵してい るため、極めて小型で軽量のOLED表示装置を得るこ とができた。

【0072】以上のように、本実施の形態では、信号電 流発生回路を内蔵することにより、外部回路との接続点 数を削減することができ、機械的な信頼性が上がり、か つ、周辺の額縁領域をコンパクトにすることができ、パ ネル全体を軽量化することができる。また、カレントコ ピー回路を信号ライン毎に構成するした信号電流発生回 路を用いることにより、電流源の配線の長さを、縮小で きることにより、電流源の容量性負荷を抑制することが でき、信号電流を安定して、画素のOLED素子に伝達 することができ、かつ、トランジスタ素子の特性パラツ キに対して高いマージンを持ち、スジやザラツキの無い 良好な表示性能を有し、高い表示品質のOLED表示装 置を提供することができる。その結果、歩留りが高く、 生産性の良い、高表示品質のOLED表示パネルを得る ことができる。

【0073】 (発明の実施の形態2) 本実施の形態は、 以下を除き、実施の形態1と同一の構成である。

【0074】本実施の形態では、図2に示すように、ラ イン毎電流源リフレッシュタイミング発生回路のシフト レジスタと、シリアルパラレル変換部のシフトレジスタ を共通にし、一つのシフトレジスタの出力から、ラッチ パルスSROUTとリフレッシュタイミングパルスRF

【0075】本実施の形態では、実施の形態1の効果に 加え、回路規模を大幅に低減することができ、周辺額縁 の幅を縮小でき、パネルの小型、軽量化することができ

【0076】 (発明の実施の形態3) 本実施の形態は、 以下を除き、実施の形態2と同一の構成である。

[0077] 本実施の形態では、図3に示すように、階 調電流を発生させる階調電流発生回路を、基板上に内蔵

【0078】この階調電流発生回路の場合、1トランジ

スタにより電圧から電流の変換を行っているが、階調電流を決める電圧電流変換トランジスタのそれぞれに特性 ばらつきがあっても、それぞれのゲート電圧を外部から 調整することにより、出力電流を揃えることができる。 この調整電圧は、ガンマ特性を調整するガンマ調整電圧 としても用いることができる。

[0079] 本実施の形態では、実施の形態2の効果に加え、外部からは電圧供給だけで良いので、外部回路の液晶表示装置とのコンパチビリティが良くなる。また、外部に定電流回路を構成する必要がないため、外部回路 10の回路規模が低減できる効果がある。

【0080】(発明の実施の形態4)本実施の形態は、 以下を除き、実施の形態3と同一の構成である。

【0081】本実施の形態では、図4に示すように、出力電流保持回路を削除した。

【0082】出力電流保持回路は、1走査線毎に一括書き込みする線順次駆動の場合には、必須だが、ポリシリコンの充電能力では、点順次走査も可能なため、点順次走査する場合には、この出力電流保持回路は、必要ではない。したがって、本実施の形態では、点順次走査し、信号電流発生回路から出力電流発生回路を削除した。

【0083】本実施の形態では、実施の形態3の効果に加え、回路規模が削減でき、更に表示パネルの狭額縁化を実現することができた。

【0084】(発明の実施の形態5)本実施の形態は、 以下を除き、実施の形態3と同一の構成である。

【0085】本実施の形態では、図5示すように、リセット信号RS、左右反転信号LR、アウトプットイネーブルOEを付け加えた。

【0086】本実施の形態では、実施の形態3の効果に 30 加え、リセット、左右反転、アウトプットイネーブルの機能を実現することができた。

[0087] (発明の実施の形態6) 本実施の形態は、 以下を除き、実施の形態1と同一の構成である。

【0088】本実施の形態では、電流出力DA変換回路 部のカレントコピー回路を差動型カレントコピー回路と した。差動型カレントコピー回路の具体的構成を図14 に示す。

【0089】差動型カレントコピー回路の特長は、2つの電流入力経路を持ち、この2つの電流値の差分が、駆 40動トランジスタの電流として流れ、その電流を記憶保持する回路である。

【0090】カレントコピー回路の場合、電流入力部に容量性負荷があると、低い電流値では、その容量性負荷を充電するのに時間がかかり、駆動トランジスタが、その電流を記憶するまでの所定の動作状態になる前に、選択期間が終わってしまうという、所謂、電流書込み不足状態が生じることがある。

【0091】これは、特に、低い電流値の場合、同じ容量でも、定電流であるため、充電により時間がかかって 50

しまう。

【0092】この差動型カレントコピー回路は、その問 題を解決するもので、入力端子までの容量性負荷が大き い場合、より大きい定電流をことにより、充電不足の状 態は解消される。しかしながら、低い電流状態を記憶で きないので、もう一方の入力ぶから、一定の電流を引い てやることにより、駆動トランジスタを、素早く、低い 電流動作状態に移行させ、低い電流を記憶保持する。す なわち、入力1からは1μΑ+0.01μΑ、入力2か らは -1μ Aを入力することにより、駆動トランジスタ には、+0.01μΑの電流が流れる状態になる。それ ぞれの入力端子までの電流は1μA以上の電流が流れる ため、例えばそれぞれ10pFの容量が付いていたとし ても、10μs以内に充電し、駆動トランジスタを+ 0. 01μΑを流す動作状態にすることができる。通常 のカレントコピー回路の場合は、0.01μΑの入力電 流では、1msの充電時間がかかってしまい。1クロッ クの間では、殆ど電流を書き込むことができない。

[0093] 本実施の形態では、実施の形態3の効果に) 加え、低電流書込み状態を改善し、より低階調の階調線 形性(リニアリティ)を確保することができた。

【0094】(発明の実施の形態7)本実施の形態は、 以下を除き、実施の形態1と同一の構成である。

【0095】本実施の形態では、電流出力DA変換回路で、データにより、階調電流を先に選択し、それの出力を接続し、足し合わせた電流を、カレントコピー回路の入力にすることにより、信号電流値を記憶保持する回路とした。図25にその回路図を示す。

[0096] これにより、実施の形態1では、それぞれの位のピット毎にカレントコピー回路が必要であった (図11では4つ)が、一つのカレントコピー回路のみで良く、回路規模が大幅に低減し、より狭額縁のOLE D表示装置を得ることができた。

【0097】(発明の実施の形態8)本実施の形態は、 以下を除き、実施の形態1と同一の構成である。

[0098] 本実施の形態では、実施の形態1でのシリアルデータパラレルデータ変換部のラッチ2を省略し、ラッチ1の出力を電流出力DA変換回路の入力とした。これにより、リフレッシュタイミングパルスRFTMもラッチパルスSROUTも後にアクティブになるようにリフレッシュタイミングパルスの回路構成を変更した。
[0099] これにより、実施の形態1では、ラッチ回路が2段必要であったが、ラッチ回路が1段になり、回路規模が大幅に低減し、より狭額縁のOLED表示装置を得ることができた。

[0100] (発明の実施の形態9) 本実施の形態は、 以下を除き、実施の形態1と同一の構成である。

【0101】本実施の形態では、本発明のOLED表示 装置を携帯端末用のディスプレイに用いた。

【0102】これにより、コンパクトかつ表示品質の良

好なディスプレイを実現できる。この性質は、携帯端末 用ディスプレイに求められる性能に一致する。

【0103】 (発明の実施の形態10) 本実施の形態は、以下を除き、実施の形態1と同一の構成である。

【0104】本実施の形態では、OLED表示装置を大型高精細のディスプレイに用いた。本発明のOLED素子をもちいることで、波形遅延の大きい大型高精細のディスプレイにおいても、表示品質の良好なディスプレイを実現できる。

【0105】(発明の実施の形態11)本実施の形態は、以下を除き、実施の形態1と同一の構成である。

【0106】本実施の形態では、まず、基板上にTFTのアレイを所望の形状に形成する。そして、平坦化膜上の画素電極として不透明な電極であるAgをスパッタ法で成膜、パターニングする。その後、OLED層、電子注入電極等を積層する。本発明のOLED表示装置の構成例を図22に示す。図22に示されるOLED表示装置は、ガラス基板11上に、薄膜トランジスタTFTのアレイと、絶縁層38を介してホール注入電極31となる金属膜33と有機層22、電子注入電極となるMgA20g34とを有するOLED構造体が積層されている。図23に示すように、OLED素子のトランジスタ側と反対側から光を取り出す方式(以下、上取出しを称する)の場合、ホール注入電極31は、金属等の反射率が高いものの方が、発光効率が向上される。

【0107】基板材料としては基板の表面方向より光が出射されるから、ガラス、石英や樹脂等の透明ないし半透明材料に加えてステンレスなどの非透過材料を用いることもできる。また、OLED層に、水分が入らないように封止材40は、取り出し側を透明にする必要がある30ので、有機膜のみの積層構造を用いた。

【0108】本実施の形態では実施の形態1と比較して、発光層材料の条件等は基本的には同じである。

【0109】このようにして作製したOLED表示装置に直流電圧を印加し、 $10\,\mathrm{mA/c\,m'}$ の一定電流密度で連続駆動させた。OLED構造体は、 $5.0\,\mathrm{V}$ 、 $150\,\mathrm{c\,d/c\,m'}$ 、色座標が $\,\mathrm{x}=0.30$, $\,\mathrm{y}=0.33$ の白色の発光が確認できた。青色発光部は、輝度 $\,\mathrm{1}50\,\mathrm{c\,d/c\,m'}$ で、色座標が $\,\mathrm{x}=0.129$, $\,\mathrm{y}=0.105$ 、緑色発光部は、輝度 $\,\mathrm{3}00\,\mathrm{c\,d/c\,m'}$ で、色座標が $\,\mathrm{x}=0.340$, $\,\mathrm{y}=0.625$ 、赤色発光部は、輝度 $\,\mathrm{2}00\,\mathrm{c\,d/c\,m'}$ で、色座標が $\,\mathrm{x}=0.340$, $\,\mathrm{y}=0.625$ 、赤色発光部は、輝度 $\,\mathrm{2}00\,\mathrm{c\,d/c\,m'}$ で、色座標が $\,\mathrm{x}=0.338$ の発光色が得られ、実施の形態 $\,\mathrm{1}\,\mathrm{c}$ 比較して、光取り出し効率が $\,\mathrm{1}.5\,\mathrm{c}$ に向上した。

[0110]

【発明の効果】以上のように、本発明により、外部回路との接続点数を削減することができ、機械的な信頼性が上がり、かつ、周辺の額縁領域をコンパクトにすることができ、パネル全体を軽量化することができる。また、信号電流を安定して、画素のOLED素子に伝達するこ 50

とができ、かつ、トランジスタ素子の特性バラツキに対して高いマージンを持ち、スジやザラツキの無い良好な表示性能を有し、高い表示品質のOLED表示装置を提供することができる。その結果、歩留りが高く、生産性の良い、高表示品質のOLED表示パネルを得ることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1の信号電流発生回路のプロック図

| 【図2】本発明の実施の形態2の信号電流発生回路のプロック図

【図3】本発明の実施の形態3の信号電流発生回路のプロック図

【図4】本発明の実施の形態4の信号電流発生回路のブロック図

【図5】本発明の実施の形態5の信号電流発生回路のプロック図

【図6】本発明の実施の形態1のOLED表示装置の全体プロック図

【図7】図6中のsdriver部分の回路図

【図8】図7中の単位セル部分の回路図

【図9】図8中のリフレッシュタイミング発生回路部分 の回路図

【図10】図9中のHラッチ回路部分の回路図

【図11】図8中の電流出力DA変換部分の回路図

【図12】図11中のカレントコピー回路部分の回路図

【図13】図8中の出力電流保持回路部分の回路図

【図14】本発明の実施の形態6のカレントコピー回路 部分の回路図

【図15】本発明の実施の形態1の信号電流発生回路の 駆動波形のタイミングチャート

【図16】本発明の実施の形態1のアクティブマトリクス型OLED表示装置の画素回路の回路図

【図17】本発明の実施の形態1のアクティブマトリクス型OLED表示装置の画素回路の駆動波形を示す図

【図18】本発明の実施の形態1のアクティブマトリクス型OLED表示装置の画素回路の各タイミングにおける 第5000

【図19】本発明の実施の形態1および従来のアクティ 40 ブマトリクス型OLED表示装置の画素回路の第1のト ランジスタの動作点を示す図

【図20】本発明の実施の形態1のアクティブマトリクス型OLED表示装置の画素の平面図

【図21】本発明の実施の形態1のアクティブマトリクス型OLED表示装置の画素の断面図

【図22】本発明の実施の形態11のアクティブマトリクス型OLED表示装置の画素の断面図

【図23】信号電流発生回路のプロック図の1例を示す 図

0 【図24】単位セル分の回路図の1例を示す図

21 【図25】電流出力PA変換部分の回路図の1例を示す

図

【図26】リフレッシュタイミングパルス発生回路の駆

動タイミングチャートの1例を示す図

【符号の説明】

MDR 第1のトランジスタ

MSH 第2のトランジスタ

MWR 第3のトランジスタ

MCH 第4のトランジスタ

GL1 第1の走査線

GL2 第2の走査線

GL3 第3の走査線

DATA 信号線

VDD 電源線


CS 保持用コンデンサ

31 画素電極 (アノード電極)


22 OLED層

32 カソード電極


【図1】




【図2】




【図3】




[図4]




【図5】




【図6】




[図7]







11

31 (20)






[図10]




[図11]




【図13】

[図14]



[図18]




[図15]


	X	INVALID	INVALID	INVALID	INVALID	INVALID	INVALID	INVALID	INVALID	INVALID					
		X807,X802,	XBD1m-2 XBD1m-1 X BD1m	X 4003 X 4003 X 4003 X	X 0 0 2 2 - 1 X 0 0 2 2 - 1 X 0 0 2 2 - 1 X 0 0 2 2 - 1 X 0 0 2 2 - 1 X 0 0 2 2 - 1 X 0 0 2 2 - 1 X 0 0 0 0 2 2 - 1 X 0 0 0 0 2 2 - 1 X 0 0 0 0 0 2 - 1 X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	X 0 0 1 1 X 0 0 1 1	XQ00m;3XQ00m;1XQ00mX XR03m;3XR03m-1XR03mX	ND2m-1 X ND2m-1 X ND2m	X HD1 X RD1 X RD1	KB00a-1 KB00a-1 KB00a					
	HD3.		X 801, X 801, X 801,	X 800, X 800, X 800, X 100, X	X 902, X 902, X 952, X	X 661, X 601, X 401, X	X RD3, X RD3, X RD3, X	X RDZ1 X RDZ1 X RDZ1	X RD1, X RD1, X RD1,	NDO, X RDO, X RDO,					
		INVALID	INVALID	INVALID	INVALID	INVALID	INVALID	INVALID	INVALID	INVALID					
CLKB STP SROUT, SROUT,	F 1 - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2 -	2 0	108	0 0 0		100	0 0 0	R 0 2	108	0	RFTW,	RFTM 1.	RFTM,	RFTN	LP2

【図25】 【図16】 テジタルデータ 電源線 V D D ℚ 書込みパルス 保持用コンデンサCS 第1のトランジスタ] MDR 第1の走査線GL1 定電流源 第2のトランジスタ MSH 第3のトランジスタ φ2 MWR 第4のトランジスタ L__ MCH 第2の走査線GL2 ф3-第3の走査線GL3 有機EL業子 カソード電極 VEE ¹s i G <u>l</u> 信号電流ドライバ 出力


【図19】




【図23】



[図20]




[図24]



BEST AVAILABLE COPY

テーマコード(参考)



フロントページの続き

(51) Int. Cl. ⁷ FΙ 識別記号 6 4 2 A G 0 9 G 3/20 G 0 9 G 3/20 6 4 2 680G 680 H 0 5 B 33/14

H 0 5 B 33/14